## **EUROPEAN PATENT OFFICE**

## Patent Abstracts of Japan

PUBLICATION NUMBER

03187269

PUBLICATION DATE

15-08-91

APPLICATION DATE

18-12-89

APPLICATION NUMBER

01325975

APPLICANT: HITACHILTD;

INVENTOR: MIYAO MASANOBU;


INT.CL.


: H01L 29/32 H01L 21/331 H01L 21/338


H01L 29/73 H01L 29/784 H01L 29/812

TITLE

: SEMICONDUCTOR DEVICE







ABSTRACT: PURPOSE: To enable high-speed actions of transistors in heterostructures free of alloy scattering by using a simple substance of Ge undergoing compression strain as the channel of a field effect transistor and the base of a bipolar transistor.

> CONSTITUTION: A layer through which carriers run consists of a germanium layer 3 that overlies a strain control layer 2 and shows compression strain. That is, compression strain is given to the germanium layer 3 under control by the strain control layer 2 located below, or above and below, the germanium layer 3. The strain control layer 2 employs an Si<sub>1-</sub>XSGeXS mixed crystal layer and varies this mixed crystal ratio X<sub>s</sub> to control strain given to the germanium layer 3. As a result, two-dimensional hole gas of high mobility, high saturation speed, and high concentration thus formed by a simple substance layer of Ge showing compression strain can realize the speedup of a field effect transistor and a bipolar transistor.

COPYRIGHT: (C)1991, JPO& Japio

BEST AVAILABLE COPY

# ◎ 公 開 特 許 公 報 (A) 平3-187269

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)8月15日

H 01 L 29/32

8225-5 F 7735-5 F

H 01 L 29/80 29/78

301 B\*

8422-5F 29/7

審査請求 未請求 請求項の数 13 (全9頁)

❷発明の名称 半導体装置

②特 頤 平1-325975

②出 願 平1(1989)12月18日

特許法第30条第1項適用 「1989年(平成元年)秋季 第50回応用物理学会学術講演会 講演予稿集 (期日:平成元年9月27日~30日)」において発表

@ 発明者村上 英一

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発 明 者 中 川 清 和

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発明者 江藤 浩幸

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

外1名

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 小川 勝男

最終頁に続く

H \$107 150

- 発明の名称
   半導体装置
- 2. 特許請求の範囲
  - 1. キャリアの走行する層が、ゲルマニウム圏からなり、該ゲルマニウム層は歪制御層上に設けられてなり、上記ゲルマニウム層が圧縮歪を有することを特徴とする半導体装置。
  - 2.特許請求の範囲第1項記載の半導体装置において、ゲルマニウム層に近接した歪制御層に、 p型不純物が導入されてなることを特徴とする 半導体装置。
  - 3. 特許請求の範囲第1項記載の半導体装置において、ゲルマニウム層にp型不純物が導入されてなることを特徴とする半導体装置。
  - 4. 特許請求の範囲第3項記載の半導体装置において上記歪制御層はSi<sub>x-xs</sub>Gexs混晶からなり、かつ、該歪制御層の混晶比 x sが 0・5 <u><</u>xs <u><</u>0・9 であることを特徴とする半導体装置。

- 5. ベース圏がゲルマニウム圏からなり、該ゲルマニウムベース圏が圧縮歪を有することを特徴とする半導体装置。
- 6. 特許請求の範囲第2項記載の半導体装置において、上記ゲルマニウムベース層が P-Si<sub>1-x</sub>Gex(0 < x < 1) / i - Geからなる構造を有することを特徴とする半導体装置。</p>
- 7. 特許請求の範囲第2項記載の半導体装置において、上記ゲルマニウムベース層にP型不純物が導入されてなることを特徴とする半導体装置。
- 8. 基板と、該基板上に設けられた歪制御層と、 該歪制御層上に設けられたゲルマニウム層と、 該ゲルマニウム層上に設けられた第1の層とを 有する半導体装置において、

上記ゲルマニウム層を上記半導体装置のキャリアが走行することを特徴とする半導体装置。

9. 上記ゲルマニウム層は、電界効果型トランジスタのチャネル層であり、上記第1の層の上にはゲート電極が設けられていることを特徴とす

る請求項8記載の半導体装置。

- 10.上記ゲルマニウム層は、バイポーラトランジスタのベース層であることを特徴とする請求項8記載の半導体装置。
- 12. 上記ゲルマニウム層の厚みは、10nm以上、30nm以下であることを特徴とする請求 項8乃至11の何れかに記載の半導体装置。
- 13. 上記亞制御層は、Si<sub>1-xs</sub>Ge<sub>xs</sub>混晶からなり、かつ、0.15<u><</u>1-xs<u><</u>0.45であることを特徴とする請求項8,9,10,12 のうち何れかに記載の半導体装置。

## 3 . 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置に係り、特に、電界効果 トランジスタ、及び、バイポーラトランジスタに 関する。

パイポーラトランジスタの場合、n型Siエミッタとp型Si<sub>1-x</sub>Gexベースのパンドギャップ差が、ベースよりエミッタへのホール(正孔)の注入に対するパリヤーとして働くため、ベースの設度を高くしても十分な電流増幅率を確保できる。ベースの高濃度化は、トランジスタの高速化に不可決な、ベース薄膜化及びベース抵抗低減に必要である。

(G. L. Patton 他, アイ・イー・イー・イー, エレクトロン・デバイス・レターズ, 第9巻 (1988年) 165頁)

## (発明が解決しようとする課題)

しかるに、上記従来技術は、トランジスタの動作速度に最も支配的な、チャネル及びベース層をSi<sub>1-x</sub>Gex(O<x<1)混晶という不規則合金で形成しているため、キャリアが合金散乱を受け、十分な高速性を発揮できないという問題があった。

そこで、本発明の目的は、上記、合金散乱のな いヘテロ構造を提供し、トランジスタの一層の高

#### 〔従来の技術〕

近年、超高速素子への応用を目的としてバンドギャップの異なる異種の半導体を積層したヘテロ構造の研究が活発化している。特に、GaAs,A&GaAsなどのような化合物半導体のみならず、集積化に適したSi系においても研究が始まっている。

第2図は、その典型的な例を示したもので、Siよりパンドギャップの小さいSiュー×Ge×(O<×<1)混晶を、電界効果トランジスタのチャネル(第2図(a))、及び、パイポーラトランジスタのベース(第2図(b))として用いている。電界効果トランジスタの場合、Si層に不純物を導入しておけば、キャリアはバンドギャップの小さいSiュー×Ge×側に移って走行するため、不純物散乱が減少し、高移動度の実現が期待できる。

(T. Pearsall他,アイ・イー・イー・イー、エレクトロン・デバイス・レターズ,第7巻(1986年)308頁)

速動作を実現することにある。

[課題を解決するための手段]

上記目的は、電界効果トランジスタのチャネル、
バイポーラトランジスタのベースとして、圧縮歪
を受けた単体Geを用いることにより達成される。
圧縮歪は、ゲルマニウム層の下側若しくは、上下
に設けられる、歪制御層によって、ゲルマニウム
層に制御されて与えられる。歪制御層には、

Si<sub>1-xs</sub>Gexs混晶層が用いられ、この混晶比xsを変化させることによって、ゲルマニウム層に与える歪を制御する。すなわち、格子定数の小さいSiの含有量によって、歪制御層の格子定数を変化させ、歪制御層と連続して成長されるゲルマニウム層の格子定数より小さくし、圧縮歪を与えるものである。

#### (作用)

トランジスタの高速性能を決定する能動層 (チャネル, ベース) に圧縮歪を受けた単体 G c を用いる理由は、次の3点である。

まず第1に、単体Geは、Si及び

Si<sub>1-x</sub>Gex(0 < x < 1) 混晶に比べ、キャリア (特にホール) の移動度が大きい。例えば、第3 図に示したように、室温におけるホールの移動度はSiの約 1 桁大きい。

(K. Takeda他, ジャーナル・オブ・フィジックス・C、ソリッド・ステート・フィジックス, 第16巻, (1983年), 2237頁)

第2に、圧縮至により、価電子帯が変化し、ホールの有効質量が、1桁近く減少することが、理論的に予測されている。(例えば、G. C. Osbourn、ジャーナル・オブ・バキュアム・サイエンス・アンド・テクノロジーA 第3巻,(1985年),826頁)有効質量の減少は、キャリヤの移動度及び飽和速度の増大をもたらす。

第3に、Si<sub>1-x</sub>Gex/Geヘテロ界面におけるホールのGe側への閉じ込め及び、GeからSi<sub>1-x</sub>Gexへのホール注入の阻止に有効な、ヘテロ界面のバンド不連続値ΔEv(ホールにとってポテンシャルの谷の深さに相当する。)が大きくなることが知られている。例えば、x=0.5

うな、Si<sub>1-x</sub>Gex/Ge/Si<sub>1-xs</sub>Gexs/基板(O<x, xs<1) ヘテロ構造を基本とする。 すなわち、電界効果トランジスタでは、第1図 (b) の如くSi<sub>1-xs</sub>Gexsパッファー層により Geチャネル層が圧縮歪を受ける構造とする。パ イポーラトランジスタでは、Si<sub>1-xs</sub>Gexsパッ ファー層をコレクタとし、その上にGeペース及 びSi<sub>1-x</sub>Gexエミッタが歪んで形成された構造 とする。

実施例1.

次は、具体的にpチャネル変調ドープ型トランジスタを作製した本発明の第1の実施例について述べる。

第4図に示すようにn型G e 基板41上に、厚さ500nmのS i 1-xs G e xs パッファー層42 (0・15≤1-xs≤0・45) を、基板温度520℃で分子線エピタキシー(MBE)法によりヘテロエピタキシャル成長した後、20nmのG e チャネル層43、15nmのp型Si o ..s G e o ..s 層44を400℃で成長した。パ

の場合を考えると、G e が歪まない構造では  $\Delta$  E  $_{
m v}pprox$  O . 1 e V であるのに対し、G e が 1 % の 圧縮歪を有する構造では  $\Delta$  E  $_{
m v}pprox$  O . 1 7 e V となることが期待される。(これは、R. People他,アプライド・フィジックス・レターズ第48巻,

(1986年) 538頁に示された方法を用いて計算した。) これは、電界効果トランジスタにおけるキャリア数増加による高い電流駆動能力の実現、バイポーラトランジスタにおける高電流増幅率、低ペース抵抗の実現に有効である。

#### 〔実施例〕

本発明の基本的な実施例を第1図(a),(b),(c)に示す。第1図(a)は、基板1上に、歪制御層たるSiュー×sGe×s混晶層2を設け、その上にゲルマニウム能動層3を連続して設け、更に、Siュー×Ge×混晶層4を設けた状態を示す断面図である。このような構造をMODFETに応用したものが第1図(c)である。

このように本発明は、第1図(a)に示したよ

ッファー層の膜厚は十分厚い(歪成長の臨界膜厚以上)のため、Ge基板との界面に多くのミスフィット転位が発生して、格子定数はバルクSix-xsGexsに等しくなっている(歪綴和成長)のに対し、Ge及びSionsGeos層の腹厚は対し、Ge及びSionsGeos層の腹厚は整体がある。以上の事はは、カマン散乱分光により明まなが、ラマン散乱分光により明まなが、ラマン散乱分光により明まなが、ラマン散乱分光により明まなが、カー層の変をがあった。の重なに、カーを変には呼吸を変に、カーを変には呼吸を変に、カーを変に、カーを変には呼吸を変に、カーを変には、カーを変になる。

Sio.sGeo.s層44へのp型不純物のドーピングは、いわゆるちドーピングによった。すなわち、まず400℃で15 nmのSio.sGeo.s膜を成長した後、基板を100℃以下とし、Gaを表面吸着させ、続いて15 nmの非品質Sio.s

Geo.s膜を堆積した。その後、450℃に加熱することにより、この膜を固相エピタキシャル成長により単結晶化し、GaがSio.sGeo.s膜中にスパイク状に埋め込まれた構造とした。この構造にAnGa電極を設け電気伝導特性を調べた。第5図(b)は、77Kにおけるホール効果でより求めた、ホール(正孔)の移動度と濃度を、1-×sの関数として示したものである。1-×s

1-xs>0.25では逆に減少することがわかった。断面TEM観察の結果この領域で急激につきぬけ転位が増加していることが明らかとなり、転位によるホールの濃度及び移動度の低下が示めた。そこで、つきぬけ転位を減少させるための表面にSi1-xsGexs/Ge/mmと厚くし、またGe基板との界面にSi1-xsGexs/Ge/mmにより1-xs>0.25の領域における、ホールの濃度及び移動度が増大した。

次に、第4図(b)に示すように、WSiゲート49と、イオン打込みによりこれに自己整合的に形成された $p^+$ 領域を有するサブミクロンゲート長のMOSFETを作製した。短チャネル化に伴うパンチスルーを防止するためSbドーピングスパイク51を設けてある。SiのnチャネルMOSFETでは、チャネル長を $0.1~\mu$  m以下にしなければ、キャリアの速度が飽和速度に上るいわゆるvelocity overshootは見られないことが知られているが、(例えば G. A. Sai-Halosz他アイ・イー・イー・エレクトロンデバイスレターズ、第9巻、(1988年)、464頁)本発明のFETにおいては高移助度化によって、チャネル長約 $0.3~\mu$  mにおいてもvelocity overshootによる性的上が実現できた。

実施例2.

次に、pチャネル、チャネルドープ型電界効果 トランジスタを作製した例について述べる。

第6図に示すように、p型Geチャネル層61は、GeH.ガスを用いた超高真空対応のCVD

(第5図(c),(d)) ただし、1-×s>0・4 及び1-×s<0・15では、Geチャネル暦43 あるいはSio.sGeo.s暦44が、転位を発生して重緩和成長してしまうために、2次元ホールガスが観測できなかった。(図中・点)すなわち、Ge胰厚20nmSio.sGeo.s膜厚30nmの条件では、0・2≤1-×s≤0・4と週ぶことが有効である。Ge膜厚及びSio.sGeo.s膜厚を共に10nmの条件にすると、1-×sの範囲として、0<1-×s≤0・5に拡げることが可能である。(この例ではGe基板を用いたが、Si基板を用いても同様な結果が得られた。)

本発明により実現されたホールの移動度の最大値は15000m²/v·s (77K)であり、従来値の10倍以上である。

さらに、Tiをゲート電極46とすることにより電界効果トランジスタを作製した。ゲート長は約2μmである。伝達コンダクタンスg=のゲート電圧 Vc依存性より算出した電界効果移動度の値も、10000cm²/ν・s以上であった。

(化学気相成長) 法によって成長し、B.H.ガスを用いてBを1×10<sup>18</sup>cm<sup>-3</sup>ドーピングした。 歪Ge層61の移動度は、バルクGe層41の約2倍と大きくなっており、高いホール濃度と合わせて、室温における伝達コンダクタンスとして、変調ドープトランジスタと同等な値が実現できた。

第6図中で第4図と同じ符号が示す部分は、第4図と同一又は均等部分を示すものである。

実施例3.

続いて、2次元ホールガス(2DHG)を利用 したヘテロバイポーラトランジスタを作製した例 について述べる。

n \* S i n. • G e o. • エミッタ暦 7 5 を順次形成した.

実施例4.

〔発明の効果〕

次に、通常の構造のp型ベース層を用いたヘテロバイポーラトランジスタを作製した例について述べる。

p型G cペース層 8 1 は、実施例 2 と同様にし

9 4 は、n <sup>+</sup> S i 。. 。G e 。. 。層を示している。 実施例 6 。

最後に、pチャネル,nチャネルの変調ドープトランジスタをモノリシックに作製した例について述べる。

第10図に示すように、pチャネルトランジスタは実施例1と同様の構造であり、nチャネルトランジスタは、歪緩和して成長したGe層101をチャネルとする構造である。これは、Ge層101か歪まないほうがSi。...。Ge。.。。メ「Geへテロ界面における伝導帯のパンド不連続値が大きくなるためである。本発明により、高速でかつ低消費電力の相補型論理回路が作製できた。第10図中102は、Si。..。Ge。。。混晶層、103は、S。ドーピングスパイクを示している。

本発明によれば、圧縮歪を有する単体 G e 層に 形成された、高移動度、高飽和速度、高濃度の 2 次元ホールガスによって、電界効果トランジスタ 及びパイポーラトランジスタの高速化が実現でき で形成し、Bのドーピング濃度は1×10'" cm-"とした。Geベース内での電子の高移動度化によって、この構造においても fr=150GHzの性能が得られた。尚第8図中で第7図(b)と同じ符号で示す部分は同一又は均等部分を示すものである。

実施例5.

統いて2次元ホールガスを利用したpチャネル電界効果トランジスタと、バイポーラトランジスタと、バイポーラトランジスタを同一基板上に集積化して(モノリシックに)作製した例について述べる。

第9図に示すように両者の深さ方向の構造は全く同一であり、実施例3に示したパイポーラトランジスタの作製とほとんど同一の工程で作製できた。電流駆動能力の大きいパイポーラトランジスタと、高築積化に適した電界効果トランジスタのモノリシックな集積化により、超高速論理回路が作製できた。第9図中、91は基板パイアス用電、92は、n<sup>+</sup>Sio.2sGeo.7sパッファー層、

る。

#### 4. 図面の簡単な説明

第1図は、本発明の基本構造の断面図、第2図は公知例の断面図、第3図は、Geのホール移動度の温度特性図、第4,6,7,8,9,10図は、本発明の実施例の断面図、第5図は、本発明の基礎となる実験結果を示す図である。

1 … 募 板、


2 … S i 1-xs G e xs パッファー層、


3 ··· G e 層


4 ··· S i 1-x G e x 層

代理人 弁理士 小川騰男


## 図面の浄書(内容に変更なし)










# 第 3 図











(b)















61 P型Ge チャネル層








81 P型 Ge ~ - 2層





101 歪緩和 Ge チャネル層 102 Sio.15 Ge か85層 103 Sb トーピンプ スパイフ 第1頁の続き

⑤Int. Cl. 5

識別記号

庁内整理番号

H 01 L 21/331 21/338 29/73 29/784 29/812

8422-5 F 8225-5 F

H 01 L

29/78 29/72 301 H

⑩発 明 者 宫 尾

信 正

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

書 (方式) 正

平成 2年 4月20日

特許庁長官 殿

事件の表示

1 年 平成 許 M 第325975号

発明の名称

補正をする者

事件との関係 特許出願

名称 (510) 株式会社 日 立 所

代 理

氏名

〒100 東京都千代田区丸の内一丁目5番1号 压所

株式会社 日 立 製 作 所 内

電 話 東 京 212-1111(大代表) JII

勝

(6850) 弁理士 平成 2年 3月27日 補正命令の日付

Ø 面 補正の対象

願書に最初に添付した図面を別紙のとおり 補正の内容 類番に取りたい。 浄書する。 (内容に変更な) 特許庁

小